B8

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-168938

(43)Date of publication of application: 13.06.2003

(51)Int.CI.

H03G 3/10 G06G 7/16

HO3D 7/14

H₀3F 1/32 H₀3F 3/45

(21)Application number: 2001-363754

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing:


29.11.2001

(72)Inventor: BABA SEIICHI

(54) VARIABLE GAIN TYPE DIFFERENTIAL AMPLIFYING CIRCUIT, AND MULTIPLYING CIRCUIT (57)Abstract:

PROBLEM TO BE SOLVED: To provide a variable gain type differential amplifier which can materialize high gain and reduced noise at input of a feeble signal even in high frequency regiond, and also can materialize distortion reduction at input of a large signal, and a multiplying circuit using it.

SOLUTION: Two FETs 7 and 8 are connected in series between the nodes N1 and N2 connected to the emitters of transistors 1 and 2. An FET 91 is connected between the node between the FETs 7 and 8 and a grounding terminal. The gates of the FETs 7 and 8 are connected to a control terminal NG, which receives control voltage AGC via resistors 11 and 12, respectively. The gate of the FET 9 is connected to a control terminal NG2, which receives control voltage AGC2 via a resistance 13. The control voltages AGC1 and AGC2 change complementarily. The FETs 7, 8, and 9 constitute a variable resistance circuit 20.



BEST AVAILABLE COP

LEGAL STATUS

[Date of request for examination]

16.05.2003

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-168938 (P2003-168938A)

(43)公開日 平成15年6月13日(2003.6.13)


				(43)公開日	1 TW10+(77136	(2003. 0. 13)
(51) Int.Cl.7		識別記号	FΙ			テーマ](多考)
H03G	3/10	·	H03G	3/10		в 5	J 0 6 6
G06G	7/16		G 0 6 G	7/16		D 5	J090
H03D	7/14		H03D	7/14		C E	J100
H03F	1/32		H03F	1/32		5	J 5 0 0
	3/45			3/45		Z	
			家在請文	未蘭求	請求項の数8	OL	(全 11 頁)
(21)出顧番号	+	特顧2001-363754(P2001-363754)	(71)出願人				
/00) thiss in		W-112511 H00 Ft (0001 11 00)		三洋電機		o 	- st - D
(22)出顧日		平成13年11月29日(2001.11.29)	(ma) styrm de		口市京阪本通	2] 🖪	5番5号
			(72)発明者				
					口市京阪本通	27日	5番5号 三
				洋電機株式			
			(74)代理人				
				弁理士 神	福島 祥人		
		•					
							最終頁に続く

(54) 【発明の名称】 可変利得型差動増幅回路および乗算回路

(57)【要約】

【課題】 高周波領域においても微小信号入力時の高利得化および低雑音化を実現するとともに大信号入力時の低歪み化を実現することができる可変利得型差動増幅器およびそれを用いた乗算回路を提供することである。

【解決手段】 トランジスタ1,2のエミッタに接続されるノードN1,N2間には、2つのFET7,8が直列に接続されている。FET7,8間のノードN3と接地端子との間にFET9が接続されている。FET7,8のゲートはそれぞれ抵抗11,12を介して制御電圧AGC1を受ける制御端子NG1に接続されている。FET9のゲートは抵抗13を介して制御電圧AGC2を受ける制御端子NG2に接続されている。制御電圧AGC1,AGC2は互いに相補的に変化する。FET7,8,9が可変抵抗回路20を構成する。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 第1の入力信号を受ける第1の端子、第 1の負荷を介して第1の電位に接続される第2の端子および第2の負荷を介して第2の電位に接続される第3の端子を有する第1のトランジスタと、

1

第2の入力信号を受ける第1の端子、第3の負荷を介して前記第1の電位に接続される第2の端子および第4の負荷を介して前記第2の電位に接続される第3の端子を有する第2のトランジスタと、

前記第1のトランジスタの前記第3の端子と前記第2の 10 トランジスタの前記第3の端子との間に接続された可変 インピーダンス回路とを備え、

前記可変インピーダンス回路は、

前記第1のトランジスタの前記第3の端子と前記第2の トランジスタの前記第3の端子との間に直列に接続され た複数の第1のスイッチング素子と、

前記複数の第1のスイッチング素子間の接続点と前記第2の電位との間に接続され、前記複数の第1のスイッチング素子と相補的にオンオフする少なくとも1つの第2のスイッチング素子とを含むことを特徴とする可変利得20型差動増幅器。

【請求項2】 前記第2のトランジスタの前記第2の端子に接続され、出力信号を導出する出力端子をさらに備えたことを特徴とする請求項1記載の可変利得型差動増幅器。

【請求項3】 前記第1のトランジスタの前記第2の端子に接続され、第1の出力信号を導出する第1の出力端子と.

前記第2のトランジスタの前記第2の端子に接続され、 第2の出力信号を導出する第2の出力端子とをさらに備 30 えたことを特徴とする請求項1記載の可変利得型差動増 幅器。

【請求項4】 前記第1の入力信号を受け、前記第1のトランジスタの前記第1の端子に与える入力端子と、前記入力端子の前記第1の入力信号を反転して前記第2

のトランジスタの前記第1の端子に前記第2の信号として与える反転回路とをさらに備えたことを特徴とする請求項1~3のいずれかに記載の可変利得型差動増幅器。

【請求項5】 第1の端子、第2の端子および第3の端子を有する第1、第2、第3、第4、第5および第6の 40トランジスタと、

可変インピーダンス回路とを備え、

前記第1のトランジスタの前記第1の端子は第1の入力信号を受け、前記第2の端子は第1の負荷を介して第1の電位に接続され、前記第3の端子は前記第5のトランジスタの前記第2の端子に接続され、

前記第2のトランジスタの前記第1の端子は第2の入力信号を受け、前記第2の端子は第2の負荷を介して前記第1の電位に接続され、前記第3の端子は前記第5のトランジスタの前記第2の端子に接続され、

前記第3のトランジスタの前記第1の端子は前記第2の 入力信号を受け、前記第2の端子は前記第1の負荷を介 して前記第1の電位に接続され、前記第3の端子は前記 第6のトランジスタの前記第2の端子に接続され、

前記第4のトランジスタの前記第1の端子は前記第1の 入力信号を受け、前記第2の端子は前記第2の負荷を介 して前記第1の電位に接続され、前記第3の端子は前記 第6のトランジスタの前記第2の端子に接続され、

前記第5のトランジスタの前記第1の端子は第3の入力 信号を受け、前記第3の端子は第3の負荷を介して第2 の電位に接続され、

前記第6のトランジスタの前記第1の端子は第4の入力 信号を受け、前記第3の端子は第4の負荷を介して前記 第2の電位に接続され、

前記可変インピーダンス回路は、

前記第5のトランジスタの前記第3の端子と前記第6の トランジスタの前記第3の端子との間に直列に接続され た複数の第1のスイッチング素子と、

前記複数の第1のスイッチング素子間の接続点と前記第2の電位との間に接続され、前記複数の第1のスイッチング素子と相補的にオンオフする少なくとも1つの第2のスイッチング素子とを含むことを特徴とする乗算回路。

【請求項6】 前記第2および第4のトランジスタの前記第2の端子に接続され、出力信号を導出する出力端子をさらに備えたことを特徴とする請求項5記載の乗算回路

【請求項7】 前記第1および第3のトランジスタの前記第2の端子に接続され、第1の出力信号を導出する第1の出力端子と

前記第2および第4のトランジスタの前記第2の端子に接続され、第2の出力信号を導出する第2の出力端子とをさらに備えたことを特徴とする請求項5記載の乗算回路。

【請求項8】 前記第1の入力信号を受け、前記第1および第4のトランジスタの前記第1の端子に与える第1の入力端子と、

前記第1の入力端子の前記第1の入力信号を反転して前 記第2および第3のトランジスタの前記第1の端子に前 記第2の入力信号として与える第1の反転回路と、

前記第3の入力信号を受け、前記第5のトランジスタの前記第1の端子に与える第2の入力端子と、

前記第2の入力端子の前記第3の入力信号を反転して前記第6のトランジスタの前記第1の端子に前記第4の入力信号として与える第2の反転回路とをさらに備えたことを特徴とする請求項5~7のいずれかに記載の乗算回路

【発明の詳細な説明】

[0001]

50 【発明の属する技術分野】本発明は、可変利得型差動増

幅器およびそれを用いた乗算回路に関する。 [0002]

【従来の技術】従来より、可変利得型差動増幅器(可変 利得機能付差動増幅回路)が用いられている。バイポー ラトランジスタ、MOSFET (金属酸化物電界効果ト ランジスタ) 等のSi(シリコン) デバイスを用いた集 積回路では、可変利得型差動増幅器として、ギルバート 型構成を有する増幅器およびOTA(オペレーショナル トランスコンダクタンス増幅器:operational transcon ductance amplifier) 構成を有する増幅器が主流となっ 10 ている。

【0003】ギルバート型構成を有する増幅器は、広い 可変利得範囲を有するが、消費電力や雑音特性の面で劣 っている。そのため、移動体通信、テレビジョンチュー ナ等では、一般的に、差動増幅器にFETスイッチ等か らなる可変抵抗回路を設けたOTA構成が用いられる。 【0004】図9は0TA構成を有する従来の可変利得 型差動増幅器の構成を示す回路図である。

【0005】図9の可変利得型差動増幅器は、バイポー ラトランジスタ(以下、トランジスタと略記する)10 1, 102、抵抗103, 104, 105, 106およ びn-MOSFET (以下、FETと略記する) 107 により構成される。FET107が可変抵抗回路200 を構成する。

【0006】トランジスタ101のベースは入力信号R Fin(+)を受ける入力端子NI1に接続され、トラ ンジスタ102のベースは入力信号RFin(-)を受 ける入力端子NI2に接続されている。入力信号RFi n (+), RFin (-)は、差動入力である。トラン ジスタ101, 102のコレクタは、それぞれ抵抗10 3. 104を介して電源電圧Vccを受ける電源端子N VCに接続されている。トランジスタ101,102の エミッタは、それぞれ抵抗105,106を介して接地 端子に接続されている。また、トランジスタ101、1 02のコレクタは、それぞれ出力端子NO1, NO2に 接続されている。出力端子NO1, NO2からそれぞれ 出力信号RFout (+), RFout (-)が導出さ れる。出力信号RFout (+), RFout (-) は 差動出力である。

【0007】トランジスタ101、102のエミッタに 40 接続されるノードN1、N2間には、FET107が接 続されている。FET107のゲートは、抵抗110を 介して制御電圧AGCを受ける制御端子NGに接続され ている。

【0008】図9の可変利得型差動増幅器では、FET 107のゲートに制御電圧AGCを印加してFET10 7のソース・ドレイン間抵抗を変化させることにより、 利得制御を行う。例えば、FET107をオン状態にす れば、最大利得および低雑音特性が得られる。との場 合、微小な高周波信号の増幅に適している。また、FE 50 小信号入力時の高利得化および低雑音化を実現するとと

T107をオフ状態にすれば、減衰量が最大(最小利 得)となり、歪み特性が向上する。との場合、電界強度 が髙い状態での混変調に強くなる。

【0009】したがって、FET107のオフ時のイン ピーダンスとFET107のオン時のインピーダンスと の比が高いほど、ダイナミックレンジに優れた髙周波増 幅器が実現される。理想的には、FET107のオン時 のインピーダンス (20n)が0となり、オフ時のイン ピーダンス(Zoff)が無限となればよい。

【0010】しかしながら、FET107のオン状態で は、有限のオン抵抗が存在し、オフ状態では有限のオフ 容量が存在するために、理想状態は実現できない。

【0011】図10は図9の可変利得型差動増幅器の可 変抵抗回路200の等価回路を説明するための図であ り、(a)は可変抵抗回路200の回路図、(b)はF ET107がオン状態の場合の可変抵抗回路200の等 価回路図、(c)はFET107がオフ状態の場合の可 変抵抗回路200の等価回路図である。

【0012】ととで、FET107のオン時の抵抗をオ ン抵抗Ronとし、FET107のオフ時の容量をオフ 容量Coffとする。

【0013】FET107のオン状態では、ノードN 1, N2間に有限のオン抵抗Ronが存在し、オフ状態 では、ノードN1,N2間に有限のオフ容量Coffが 存在する。そのために、理想状態は実現できない。

【0014】一般に、FETのオン抵抗Ronおよびオ フ容量Coffは、FETのゲート幅Wgを用いて次式 (1), (2)で表される。

[0015]

30 Ron=Ron (mm) / Wg (mm) \cdots (1) Coff=Coff $(mm) \times Wg (mm) \cdots (2)$ ことで、Ron (mm) はゲート幅1 mm当たりのオン 抵抗であり、Coff (mm) はゲート幅1 mm当たり のオフ容量である。上式(1), (2)から、ゲート幅 Wgを増大させると、オン抵抗Ronは低下し、オフ容 量Coffは増加する。逆に、ゲート幅Wgを小さくす ると、オン抵抗Ronは増加し、オフ容量Coffは低 下する。

[0016]

【発明が解決しようとする課題】上記の従来の可変利得 型増幅器では、FET107のゲート幅Wgを増大させ ることによりオン抵抗Ronを低下させて微小信号時の 雑音指数を改善すると、その反面でゲート幅₩gに比例 してオフ容量Coffが増大し、高周波領域では大信号 入力時のオフ状態のインピーダンスが低下する。すなわ ち、歪み特性が劣化することになる。また、低歪み化を 優先した場合、微小信号時の雑音指数が劣化するという 問題がある。

【0017】本発明の目的は、髙周波領域においても微

6

もに大信号入力時の低歪み化を実現することができる可 変利得型差動増幅器およびそれを用いた乗算回路を提供 することである。

[0018]

【課題を解決するための手段および発明の効果】本発明 に係る可変利得型差動増幅器は、第1の入力信号を受け る第1の端子、第1の負荷を介して第1の電位に接続さ れる第2の端子および第2の負荷を介して第2の電位に 接続される第3の端子を有する第1のトランジスタと、 第2の入力信号を受ける第1の端子、第3の負荷を介し 10 て第1の電位に接続される第2の端子および第4の負荷 を介して第2の電位に接続される第3の端子を有する第 2のトランジスタと、第1のトランジスタの第3の端子 と第2のトランジスタの第3の端子との間に接続された 可変インピーダンス回路とを備え、可変インピーダンス 回路は、第1のトランジスタの第3の端子と第2のトラ ンジスタの第3の端子との間に直列に接続された複数の 第1のスイッチング素子と、複数の第1のスイッチング 素子間の接続点と第2の電位との間に接続され、複数の 第1のスイッチング素子と相補的にオンオフする少なく とも1つの第2のスイッチング素子とを含むものであ る。

【0019】本発明に係る可変利得型差動増幅器においては、第1 および第2の入力信号が第1 および第2のトランジスタにより差動増幅される。この場合、可変インピーダンス回路の複数の第1のスイッチング素子および少なくとも1つの第2のスイッチング素子が互いに相補的にオンオフされることにより可変インピーダンス回路のインピーダンスが変化する。

【0020】微小信号入力時には、複数の第1のスイッチング素子がオンにされ、少なくとも1つの第2のスイッチング素子がオフにされる。それにより、可変インピーダンス回路のインピーダンスが低くなる。大信号入力時には、複数の第1のスイッチング素子がオフにされ、少なくとも1つの第2のスイッチング素子がオンにされる。それにより、可変インピーダンスが高くなる。

【0021】この場合、第1のスイッチング素子がオフ 状態でかつ第2のスイッチング素子がオン状態の可変イ ンピーダンス回路のインピーダンスと第1のスイッチン グ素子がオン状態でかつ第2のスイッチング素子がオフ 状態の可変インピーダンス回路のインピーダンスとの比 が大きくなる。その結果、高周波領域においても微小信 号入力時の高利得化および低雑音化を実現するとともに 大信号入力時の低歪み化を実現することができる。

【0022】可変利得型差動増幅器は、第2のトランジスタの第2の端子に接続され、出力信号を導出する出力端子をさらに備えてもよい。

【0023】この場合、第1および第2の入力信号の差 動増幅の結果を示す出力信号が出力端子に導出される。 【0024】可変利得型差動増幅器は、第1のトランジスタの第2の端子に接続され、第1の出力信号を導出する第1の出力端子と、第2のトランジスタの第2の端子に接続され、第2の出力信号を導出する第2の出力端子とをさらに備えてもよい。

【0025】との場合、第1および第2の入力信号の差 動増幅の結果を示す第1および第2の出力信号が差動出 力として第1および第2の出力端子に導出される。

【0026】可変利得型差動増幅器は、第1の入力信号を受け、第1のトランジスタの第1の端子に与える入力端子と、入力端子の第1の入力信号を反転して第2のトランジスタの第1の端子に第2の信号として与える反転回路とをさらに備えてもよい。

【0027】との場合、単一の第1の入力信号が入力されると、その第1の入力信号が反転され、第1の入力信号およびその反転信号が差動増幅される。

【0028】本発明に係る乗算回路は、第1の端子、第 2の端子および第3の端子を有する第1、第2、第3、 第4、第5 および第6のトランジスタと、可変インピー ダンス回路とを備え、第1のトランジスタの第1の端子 は第1の入力信号を受け、第2の端子は第1の負荷を介 して第1の電位に接続され、第3の端子は第5のトラン ジスタの第2の端子に接続され、第2のトランジスタの 第1の端子は第2の入力信号を受け、第2の端子は第2 の負荷を介して第1の電位に接続され、第3の端子は第 5のトランジスタの第2の端子に接続され、第3のトラ ンジスタの第1の端子は第2の入力信号を受け、第2の 端子は第1の負荷を介して第1の電位に接続され、第3 の端子は第6のトランジスタの第2の端子に接続され、 第4のトランジスタの第1の端子は第1の入力信号を受 け、第2の端子は第2の負荷を介して第1の電位に接続 され、第3の端子は第6のトランジスタの第2の端子に 接続され、第5のトランジスタの第1の端子は第3の入 力信号を受け、第3の端子は第3の負荷を介して第2の 電位に接続され、第6のトランジスタの第1の端子は第 4の入力信号を受け、第3の端子は第4の負荷を介して 第2の電位に接続され、可変インピーダンス回路は、第 5のトランジスタの第3の端子と第6のトランジスタの 第3の端子との間に直列に接続された複数の第1のスイ ッチング素子と、複数の第1のスイッチング素子間の接 続点と第2の電位との間に接続され、複数の第1のスイ ッチング素子と相補的にオンオフする少なくとも1つの 第2のスイッチング素子とを含んでもよい。

【0029】本発明に係る乗算回路においては、第1~第4のトランジスタにより第1および第2の入力信号が差動増幅され、第5および第6のトランジスタにより第3および第4の入力信号が差動増幅され、第1および第2の入力信号の差動増幅の結果と第3および第4の入力信号の差動増幅の結果とが乗算される。

50 【0030】 この場合、可変インピーダンス回路の複数

20

の第1のスイッチング素子および少なくとも1つの第2 のスイッチング素子が互いに相補的にオンオフされることにより可変インピーダンス回路のインピーダンスが変化する。

【0031】微小信号入力時には、複数の第1のスイッチング素子がオンにされ、少なくとも1つの第2のスイッチング素子がオフにされる。それにより、可変インピーダンス回路のインピーダンスが低くなる。大信号入力時には、複数の第1のスイッチング素子がオフにされ、少なくとも1つの第2のスイッチング素子がオンにされ 10る。それにより、可変インピーダンスが高くなる。

【0032】との場合、第1のスイッチング素子がオフ 状態でかつ第2のスイッチング素子がオン状態の可変イ ンピーダンス回路のインピーダンスと第1のスイッチン グ素子がオン状態でかつ第2のスイッチング素子がオフ 状態の可変インピーダンス回路のインピーダンスとの比 が大きくなる。その結果、髙周波領域においても微小信 号入力時の髙利得化および低雑音化を実現するとともに 大信号入力時の低歪み化を実現することができる。

【0033】乗算回路は、第2および第4のトランジスタの第2の端子に接続され、出力信号を導出する出力端子をさらに備えてもよい。

【0034】との場合、第1 および第2の入力信号の差動増幅の結果と第3 および第4の入力信号の差動増幅の結果との乗算結果を示す出力信号が出力端子に導出される。

【0035】乗算回路は、第1および第3のトランジスタの第2の端子に接続され、第1の出力信号を導出する第1の出力端子と、第2および第4のトランジスタの第 302の端子に接続され、第2の出力信号を導出する第2の出力端子とをさらに備えてもよい。

【0036】との場合、第1および第2の入力信号の差 動増幅の結果と第3および第4の入力信号の差動増幅の 結果との乗算結果を示す第1および第2の出力信号が差 動出力として第1および第2の出力端子に導出される。

【0037】乗算回路は、第1の入力信号を受け、第1 および第4のトランジスタの第1の端子に与える第1の入力端子と、第1の入力端子の第1の入力信号を反転して第2および第3のトランジスタの第1の端子に第2の入力信号として与える第1の反転回路と、第3の入力信号を受け、第5のトランジスタの第1の端子に与える第2の入力端子と、第2の入力端子の第3の入力信号を反転して第6のトランジスタの第1の端子に第4の入力信号として与える第2の反転回路とをさらに備えてもよい。

【0038】との場合、単一の第1の入力信号および単一の第3の入力信号が入力されると、その第1の入力信号および第3の入力信号がそれぞれ反転され、第1の入力信号およびその反転信号が差動増幅されるとともに、

第3の入力信号およびその反転信号が差動増幅され、第 1の入力信号およびその反転信号の差動増幅の結果と第 3の入力信号およびその反転信号の差動増幅の結果とが 乗算される。

[0039]

【発明の実施の形態】図1は本発明の第1の実施の形態 における可変利得型差動増幅器の構成を示す回路図であ る。

【0040】図1の可変利得型差動増幅器は、バイポーラトランジスタ(以下、トランジスタと略記する)1,2、抵抗3,4,5,6,11,12,13およびn-MOSFET(以下、FETと略記する)7,8,9により構成される。FET7,8,9が可変抵抗回路20を構成する。抵抗3,4,5,6は定電流源として働く

【0041】トランジスタ1のベースは入力信号RFin(+)を受ける入力端子NI1に接続され、トランジスタ2のベースは入力信号RFin(-)を受ける入力端子NI2に接続されている。入力信号RFin

(+), RFin(-)は、差動入力である。トランジスタ1,2のコレクタは、それぞれ抵抗3,4を介して電源電圧Vccを受ける電源端子NVCに接続されている。トランジスタ1,2のエミッタは、それぞれ抵抗5,6を介して接地端子に接続されている。また、トランジスタ1,2のコレクタは、それぞれ出力端子NO1,NO2な接続されている。出力端子NO1,NO2からそれぞれ出力信号RFout(+),RFout(-)が導出される。出力信号RFout(+),RFout(-)は差動出力である。

【0042】トランジスタ1、2のエミッタに接続されるノードN1、N2間には、2つのFET7、8が直列に接続されている。また、FET7、8間のノードN3と接地端子との間にFET9が接続されている。

【0043】FET7、8のゲートは、それぞれ抵抗11、12を介して制御電圧AGC1を受ける制御端子NG1に接続されている。FET9のゲートは、抵抗13を介して制御電圧AGC2を受ける制御端子NG2に接続されている。制御電圧AGC1、AGC2は互いに相補的に変化する。

1 【0044】本実施の形態では、トランジスタ1が第1 のトランジスタに相当し、トランジスタ2が第2のトランジスタに相当し、FET7、8が第1のスイッチング素子に相当し、FET9が第2のスイッチング素子に相当する。また、抵抗3が第1の負荷に相当し、抵抗5が第2の負荷に相当し、抵抗4が第3の負荷に相当し、抵抗6が第4の負荷に相当する。さらに、可変抵抗回路20が可変インピーダンス回路に相当する。

【0045】図2は図1の可変抵抗回路20の等価回路を説明するための図であり、(a)は可変抵抗回路2050の回路図、(b)はFET7、8がオン状態でFET9

がオフ状態の場合の可変抵抗回路20の等価回路図、

(c)はFET7、8がオフ状態でFET9がオン状態の場合の可変抵抗回路20の等価回路図である。

9

【0046】CCで、FET7, 8, 9のオン時の抵抗 をオン抵抗Ronとし、FET7, 8, 9のオフ時の容 量をオフ容量Coffとする。

【0047】以下、可変抵抗回路20のFET7, 8を シリーズFET7, 8と呼び、FET9をシャントFE Tと呼ぶ。

【0048】微小信号入力時には、制御電圧AGC1を 10 ハイレベルに設定し、制御電圧AGC2をローレベルに設定することにより、シリーズFET7、8をオンにし、シャントFET9をオフにする。ここで、シリーズFET7、8がオン状態でありかつシャントFET9がオフ状態である場合に、可変抵抗回路20がオン状態であると称する。この場合、図2(b)に示すように、ノードN1、N2間に2つのオン抵抗Ronが直列に接続される。また、オン抵抗Ron間のノードN3と接地端子との間にオフ容量Coffが接続される。それにより、可変抵抗回路20のインピーダンスが低くなる。そ 20 の結果、高利得および低雑音特性が得られる。

【0049】大信号入力時には、制御電圧AGC1をローレベルに設定し、制御電圧AGC2をハイレベルに設定することにより、シリーズFET7、8をオフにし、シャントFET9をオンにする。ここで、シリーズFET7、8がオフ状態でありかつシャントFET9がオン状態である場合に、可変抵抗回路20がオフ状態であると称する。この場合、図2(c)に示すように、ノードN1、N2間に2つのオフ容量Coffが直列に接続される。また、オン抵抗Ron間のノードN3と接地端子30との間にオン抵抗Ronが接続される。それにより、可変抵抗回路20のインビーダンスが高くなる。その結果、低歪み化が図られる。

【0050】との場合、ノードN1、N2間の可変抵抗 回路20のオフ状態でのインビーダンスとオン状態での インビーダンスとの比が高くなる。その結果、高周波領 域においても微小信号入力時の高利得化および低雑音化 が実現されるとともに、大信号入力時の低歪み化が実現 される。

【0051】 ことで、図2の可変抵抗回路20および図 40 10の可変抵抗回路200におけるオフ状態およびオン 状態のインピーダンス比を比較するためにアイソレーション(絶縁度)および挿入損失を計算した。

【0052】計算に用いたFETのオン抵抗Ronを2 Ω mmとし、オフ容量Coffを約1pF/mmとした。標準的なCMOSプロセスを仮定し、ゲート幅を 10μ m $\sim 100\mu$ mの範囲で変化させた。計算周波数は1GHzであり、充分にオフ容量が影響する周波数である。

【0053】図3は図10の可変抵抗回路200のアイ 50 の間に抵抗14が接続されている。トランジスタ1のベ

ソレーション(絶縁度)および挿入損失の計算結果を示す図である。また、図4は図2の可変抵抗回路20のアイソレーション(絶縁度)および挿入損失の計算結果を示す図である。

【0054】図4に示すように、図2の可変抵抗回路2 0では、図3に示す図10の可変抵抗回路200に比べ て、オン状態の挿入損失は若干劣化しているが、オフ状 態のアイソレーションは30dB以上改善されている。 したがって、FETのゲート幅を増加させることによ り、オフ状態のアイソレーションを低下させることな く、オン状態の挿入損失を低減することが可能となる。 【0055】例えば、図1の可変利得型差動増幅器にお けるトランジスタ1、2のエミッタサイズを低雑音化に 適したサイズに選び、可変抵抗回路20のシリーズFE T7.8のゲートに与える制御電圧AGC1およびシャ ントFET9のゲートに与える制御電圧AGC2を3V とOVとに切り替えることにより、シリーズFET7、 8およびシャントFET9をオン状態とオフ状態とに切 り替える。微小信号入力時には、制御電圧AGC1を3 Vに設定し、制御電圧AGC2をOVに設定することに より、シリーズFET7、8をオンにし、シャントFE T9をオフにする。また、大信号入力時には、制御電圧 AGC1を0Vに設定し、制御電圧AGC2を3Vに設 定することにより、シリーズFET7,8をオフにし、 シャントFET9をオンにする。

【0056】 この場合、例えば、シリーズFET7、8 およびシャントFET9のゲート幅をそれぞれ250μ mに選ぶと、可変抵抗回路20のオン状態およびオフ状態のインピーダンス比が-1.298dB/-54.2 dBとなる。一方、図9の可変利得型差動増幅器におけるFET107のゲート幅を250μmに選ぶと、可変抵抗回路200のオン状態およびオフ状態のインピーダンス比が-0.668dB/-16.2dBとなる。【0057】 このように、本実体の形態の可変利得刑美

【0057】とのように、本実施の形態の可変利得型差動増幅器においては、可変抵抗回路20のオフ状態およびオン状態のインピーダンス比が図9の従来の可変利得型差動増幅器における可変抵抗回路200に比べて大幅に改善される。

【0058】また、可変抵抗回路20のシリーズFET7、8のゲート幅を固定してシャントFET9のゲート幅を変化させることにより、オフ状態およびオン状態のインピーダンス比をさらに改善することができる。

【0059】図5は本発明の第2の実施の形態における 可変利得型差動増幅器の構成を示す回路図である。

【0060】図5の可変利得型差動増幅器は、図1の可変利得型差動増幅器の構成に抵抗14,15 およびコンデンサ16,17,18をさらに備える。入力端子N11とトランジスタ1のベースとの間にコンデンサ16が、接続され、入力端子N12とトランジスタ2のベースとの間に抵抗14が接続されている。トランジスタ1のベ

ースとトランジスタ2のベースとの間には抵抗15が接 続され、トランジスタ2のベースはコンデンサ17を介 して接地されている。また、トランジスタ2のコレクタ と出力端子NO2との間にはコンデンサ18が接続され ている。このようにして、入力端子NI2は、髙周波的 に接地されている。

11

【0061】図5の可変利得型差動増幅器の他の部分の 構成は、図1の可変利得型差動増幅器の構成と同様であ る。

【0062】本実施の形態では、抵抗14,15および 10 コンデンサ16、17が反転回路を構成する。

【0063】入力端子NI1には片接地入力信号RFi nが与えられ、入力端子NI2には直流バイアスVbb が印加される。トランジスタ2のベースには片接地入力 信号RFinの反転信号が現れる。出力端子NO2から は片側出力信号RFoutが導出される。

【0064】本実施の形態の可変利得型差動増幅器にお いても、第1の実施の形態の可変利得型差動増幅器と同 様に、ノードN1、N2間の可変抵抗回路20のオフ状 態でのインピーダンスとオン状態でのインピーダンスと 20 の比が高くなる。その結果、高周波領域においても微小 信号入力時の髙利得化および低雑音化が実現されるとと もに、大信号入力時の低歪み化が実現される。

【0065】図6は可変抵抗回路20の他の例を示す回 路図である。図6の可変抵抗回路20は、m個のシリー ズFET78と(m-1)個のシャントFET90によ り構成される。m個のシリーズFET78は、ノードN 1とノードN2との間に直列に接続されている。(m-1) 個のシャントFET90は、シリーズFET78間 の接続点と接地端子との間にそれぞれ接続されている。 CCで、mは3以上の整数である。

【0066】シリーズFET78のゲートは、抵抗11 2を介して制御電圧AGC1を受ける制御端子NG1に 接続され、シャントFET90のゲートは、抵抗130 を介して制御電圧AGC2を受ける制御端子NG2に接 続されている。

【0067】図1の可変抵抗回路20の各シリーズFE T7,8のソース・ドレイン間にそのFETの性能を超 える電圧が印加されると、出力信号に歪みが生じる。そ こで、図6に示すように、m個のシリーズFET78を 40 T9と呼ぶ。 ノードN1とノードN2との間に直列に接続することに より、各FET78のソース・ドレイン間に印加される 電圧が低減される。それにより、大信号入力時のさらな る低歪み化が図られる。

【0068】図7は本発明の第3の実施の形態における ギルバート型乗算回路(混合器)の構成を示す回路図で

【0069】図7の可変利得型差動増幅器は、バイボー ラトランジスタ(以下、トランジスタと略記する)1, 2. 21, 22, 23, 24、抵抗3, 4, 5, 6, 1 50 とし、差動入力信号LOの周波数 f いを 1 G H z とする

1, 12, 13およびn-MOSFET (以下、FET と略記する) 7. 8, 9により構成される。FET7, 8,9が可変抵抗回路20を構成する。抵抗3,4, 5.6は定電流源として働く。

【0070】トランジスタ1のベースは入力信号RFi

n(+)を受ける入力端子NI1に接続され、トランジ スタ2のベースは入力信号RFin(-)を受ける入力 端子NI2に接続されている。入力信号RFin (+), RFin(-)は、差動入力である。トランジ スタ1のコレクタと出力端子NO1、NO2との間にそ れぞれトランジスタ21,22が挿入されている。ま た、トランジスタ2のコレクタと出力端子NO1, NO 2との間にそれぞれトランジスタ23,24が挿入され ている。トランジスタ21、24のベースは入力信号L Oin(+)を受ける入力端子NI3に接続され、トラ ンジスタ22,23のベースは入力信号LOin(-) を受ける入力端子NI4に接続されている。入力信号L Oin (+), LOin (-) は差動入力である。トラ ンジスタ21,23のコレクタは、抵抗3を介して電源 電圧Vccを受ける電源端子NVCに接続されている。 また、トランジスタ22, 24のコレクタは、抵抗4を

【0071】図7のギルバート型乗算回路の他の部分の 構成は、図1の可変利得型差動増幅器の構成と同様であ

介して電源端子NVCに接続されている。

【0072】本実施の形態では、トランジスタ1が第1 のトランジスタに相当し、トランジスタ2が第2のトラ ンジスタに相当し、トランジスタ21が第3のトランジ スタに相当し、トランジスタ22が第4のトランジスタ 30 に相当し、トランジスタ23が第5のトランジスタに相 当し、トランジスタ24が第6のトランジスタに相当す る。FET7、8が第1のスイッチング素子に相当し、 FET9が第2のスイッチング素子に相当する。また、 抵抗3が第1の負荷に相当し、抵抗5が第2の負荷に相 当し、抵抗4が第3の負荷に相当し、抵抗6が第4の負 荷に相当する。さらに、可変抵抗回路20が可変インピ ーダンス回路に相当する。

【0073】以下、可変抵抗回路20のFET7, 8を シリーズFET7、8と呼び、FET9をシャントFE

【0074】ととで、一方の差動入力信号をRF=RF in (+) -RFin (-)とし、他方の差動入力信号 をLO=LOin(+)-LOin(-)とし、差動出 力信号をIF=IFout (+)-IFout (-)と する。また、差動入力信号RFの周波数をfifとし、差 動入力信号LOの周波数をfloとし、差動出力信号IF の周波数をfirとすると、次式が成立する。

 $[0075] f_{1r} = f_{Rr} \pm f_{Lo}$

例えば、差動入力信号RFの周波数 f **を1.1 G H z

と、差動出力信号IFの周波数fiiは2.1GHzおよび100MHzとなる。したがって、図7のギルバート型乗算回路は、100MHzの周波数fiiを取り出すことにより、ダウンコンバータとして用いることができ

る。

13

【0076】図7のギルバート型乗算回路においては、 微小信号入力時には、制御電圧AGC1をハイレベルに 設定し、制御電圧AGC2をローレベルに設定すること により、シリーズFET7、8をオンにし、シャントF ET9をオフにする。それにより、高利得および低雑音 10 特性が得られる。

【0077】大信号入力時には、制御電圧AGC1をローレベルに設定し、制御電圧AGC2をハイレベルに設定することにより、シリーズFET7、8をオフにし、シャントFET9をオンにする。それにより、低歪み化が図られる。

【0078】この場合、ノードN1、N2間の可変抵抗回路20のオフ状態でのインピーダンスとオン状態でのインピーダンスとオン状態でのインピーダンスとの比が高くなる。その結果、高周波領域においても微小信号入力時の高利得化および低雑音化 20が実現されるとともに、大信号入力時の低歪み化が実現される。

【0079】図8は本発明の第4の実施の形態における ギルバート型乗算回路(混合器)の構成を示す回路図で ある。

【0080】図8のギルバート型乗算回路は、図7のギルバート型乗算回路の構成に抵抗14,15,25,2 6およびコンデンサ16,17,18,27,28をさらに備える。

【0081】入力端子NI1とトランジスタ1のベース 30 との間にコンデンサ16が接続され、入力端子NI2とトランジスタ2のベースとの間に抵抗14が接続されている。トランジスタ1のベースと入力端子NI2との間には抵抗15が接続され、トランジスタ2のベースはコンデンサ17を介して接地されている。このようにして、入力端子NI2は、高周波的に接地されている。

【0082】入力端子NI3とトランジスタ21,24のベースとの間にコンデンサ27が接続され、入力端子NI4とトランジスタ22,23のベースとの間に抵抗26が接続されている。トランジスタ21,24のベー 40スと入力端子NI4との間には抵抗25が接続され、トランジスタ22,23のベースはコンデンサ28を介して接地されている。とのようにして、入力端子NI4は、高周波的に接地されている。

【0083】また、トランジスタ22,24のコレクタ と出力端子NO2との間にはコンデンサ18が接続されている。

【0084】図8のギルバート型乗算回路の他の部分の 構成は、図7のギルバート型乗算回路の構成と同様であ る。 【0085】本実施の形態では、抵抗14,15 およびコンデンサ16,17が第1の反転回路を構成し、抵抗25,26 およびコンデンサ27,28が第2の反転回路を構成する。

【0086】入力端子NI1には片接地入力信号RFinが与えられ、入力端子NI2には直流パイアスVbb2が印加される。トランジスタ2のベースには片接地入力信号RFinの反転信号が現れる。入力端子NI3には片接地入力信号LOinが与えられ、入力端子NI4には直流パイアスVbb1が印加される。トランジスタ22、23のベースには片接地入力信号LOinの反転信号が現れる。

【0087】出力端子NO2からは片接地入力信号RFinと片接地入力信号LOinとの乗算結果を示す片側出力信号IFoutが導出される。

【0088】本実施の形態のギルバート型乗算回路においても、第3の実施の形態のギルバート型乗算回路と同様に、ノードN1、N2間の可変抵抗回路20のオフ状態でのインピーダンスとオン状態でのインピーダンスとの比が高くなる。その結果、高周波領域においても微小信号入力時の高利得化および低維音化が実現されるともに、大信号入力時の低歪み化が実現される。

【0089】図7および図8のギルバート型乗算回路に おいても、図6の可変抵抗回路20を用いてもよい。そ れにより、大信号入力時のさらなる低歪み化が図られ る。

【0090】なお、上記実施の形態では、第1〜第6のトランジスタとしてバイポーラトランジスタを用いているが、第1〜第6のトランジスタとしてMOSFET、MESFET(金属半導体電界効果トランジスタ)等の

【0091】また、上記実施の形態では、第1~第4の 負荷して抵抗3~6を用いているが、第1~第4の負荷 としてMOSFET、MESFET、バイポーラトラン ジスタインダクタ、変圧器等の他の素子を用いてもよい。

【図面の簡単な説明】

他のトランジスタを用いてもよい。

【図1】本発明の第1の実施の形態における可変利得型 差動増幅器の構成を示す回路図である。

10 【図2】図1の可変抵抗回路の等価回路を説明するため の図である。

【図3】図10の可変抵抗回路のアイソレーションおよび挿入損失の計算結果を示す図である。

【図4】図2の可変抵抗回路のアイソレーションおよび 挿入損失の計算結果を示す図である。

【図5】本発明の第2の実施の形態における可変利得型 差動増幅器の構成を示す回路図である。

【図6】可変抵抗回路の他の例を示す回路図である。

【図7】本発明の第3の実施の形態におけるギルバート

50 型乗算回路の構成を示す回路図である。

(9)

【図8】本発明の第4の実施の形態におけるギルバート 型乗算回路の構成を示す回路図である。

15

【図9】従来の可変利得型差動増幅器の構成を示す回路 図である。

【図10】図9の可変抵抗回路の等価回路を説明するた めの図である。

【符号の説明】

10

1, 2, 21, 22, 23, 24 トランジスタ 3, 4, 5, 6, 11, 12, 13, 14, 15, 2 5, 26, 130 抵抗 7, 8, 9, 78, 90 FET 16, 17, 18, 26, 27, 28 コンデンサ

> 押入损失 アイソレーション 周波数=1GHz

> > 1000

100

MOSFETのゲート幅(μm)

20 可変抵抗回路

*NI1, NI2, NI3, NI4 入力端子

NO1, NO2 出力端子

NG1, NG2 制御端子


NVC 電源端子

RFin (+), RFin (-), RFin, LOin (+), LOin (-), LOin 入力信号


RFout (+), RFout (-), RFout, I Fout (+), IFout (-), IFout 出力 信号


10 Vcc 電源電圧

AGC1, AGC2 制御電圧




BEST AVAILABLE COPY





【図8】



フロントページの続き

Fターム(参考) 53066 AA01 AA12 AA51 CA21 CA35

CA41 FA10 HA02 HA10 HA18

HA25 HA26 HA29 HA39 KA06

MA21 ND01 ND11 ND28 PD02

TA02

5J090 AA01 AA12 AA51 CA21 CA35

CA41 FA10 GN01 GN08 HA02

HA10 HA18 HA25 HA26 HA29

HA39 KA06 MA21 TA02

5J100 LA10 QA01 QA03 SA00

5J500 AA01 AA12 AA51 AC21 AC35

AC41 AF10 AH02 AH10 AH18

AH25 AH26 AH29 AH39 AK06

AM21 AT02 DN01 DN11 DN28

DP02

BEST AVAILABLE COPY